lunes, 20 de diciembre de 2010
Contador Asincrono
Por:Victor R. Lopez L.
Debido a que los cambios de estado en los FF son asíncronos con respecto a la señal de reloj, es decir, no ocurren al mismo tiempo que cambia la señal de reloj. El único que obedece directamente a los cambios de la señal de reloj es el primer FF.
REFERENCIA
• Arquitectura de la computadora,Sandro Constantini 2001
• http://www.forosdeelectronica.com/tutoriales/contadores-asincronos.htm
Tipos de memorias
1) Memoria RAM
Son los circuitos que permiten almacenar y recuperar la información. Por lo general se refiere sólo al semiconductor rápido de almacenaje (RAM) conectado directamente al procesador.
Memoria de acceso aleatorio o RAM
Es la memoria basada en semiconductores que puede ser leída o escrita por el microprocesador u otros dispositivos de hardware. El acceso a posiciones de almacenamiento se puede realizar en cualquier orden. Actualmente la memoria RAM para computadoras personales se suele fabricar en módulos inestables llamados SIMM.
Dispositivos de almacenamiento internos
En dispositivos de almacenamiento internos las instrucciones ó datos pueden almacenarse por un tiempo en los chips de silicio de la RAM (Random Access Memory – memoria de acceso aleatorio) montados directamente en la placa de circuito principal de la computadora, o bien en chips montados en tarjetas periféricas conectadas a la placa de circuitos principal del ordenador.
Estos chips de RAM constan de conmutadores sensibles a los cambios de la corriente eléctrica. Los chips de RAM son como pedazos de papel en los que se puede escribir, borrar y volver a utilizar.
a) SRAM
Static Random Access Memory – Memoria estática de acceso aleatorio Es un tipo de memoria más rápida y confiable que la DRAM. El término estática se debe a que necesita ser refrescada menos veces que la DRAM.
Tienen un tiempo de acceso del orden de 10 a 30 nanosegundos. Un bit de RAM estática se construye con un circuito flip-flop que permite que la corriente fluya de un lado a otro basándose en cuál de los dos transistores es activado. Estas memorias no precisan no precisan de los complejos circuitos de refrescamiento como sucede con las RAMs dinámicas, pero usan mucha más energía y espacio.
b) Sync SRAM
Synchronous Static Random Access Memory –Es también un tipo de memoria caché. La RAM sincronizada a ráfagas ofrece datos de modo sincronizado con lo que no hay retraso en los ciclos de lectura a ráfagas, con tiempo 2-1-1-1 ciclos de reloj. El problema está en velocidades de reloj superiores a los 66 mhz, puesto que los ciclos de reloj pasan a ser de 3-2-2-2 lo que es significativamente más lento que la memoria PB SRAM la cual tiene un tiempo de acceso de 3-1-1-1 ciclos. Estos módulos están en desuso porque su precio es realmente elevado y sus prestaciones frente a la PB SRAM no son buenas por lo que se fabrican en pocas cantidades.
PB SRAM
Pipeline Burst Static Random Access Memory – Es un tipo de memoria estática pero que funciona a ráfagas mediante el uso de registros de entrada y salida, lo que permite solapar los accesos de lectura a memoria.
Es usada como caché al igual que la SRAM, y la más rápida de la actualidad con soporte para buses de 75 mhz ó superiores. Su velocidad de acceso suele ser de 4 a 8 nanosegundos.
Tipos de ram dinámica
a) a) DRAM
Dynamic Random Access Memory – Memoria dinámica de acceso aleatorio. Usada en PC como el 386 su velocidad de refrescamiento típica es de 80 ó 70 nanosegundos. Físicamente aparece en forma de DIMMs o de SIMMs. Opera de la siguiente manera, las posiciones de memoria están organizadas en filas y columnas. Cuando accedemos a la memoria empezamos especificando la fila, después la columna y por último decimos
si deseamos escribir o leer en esa posición. En ese momento la memoria coloca los datos de esa posición en la salida si el acceso es de lectura o toma los datos y los almacena en la posición seleccionada si el acceso es de escritura.
b) FPM
Fast Page Memory - Memoria en modo paginado. También es llamada FPM RAM, FPM DRAM ó DRAM puesto que evoluciona directamente de ella es algo más rápida ya que su velocidad es de 70 ó 60 nanosegundos.
Físicamente aparece como SIMMs de 30 ó 72 contactos. Con el modo pagina, la fila se selecciona una sola vez para todas las columnas dentro de la fila, dando así un rápido acceso. Usada en sistemas con velocidades de bus de 66 mhz, generalmente equipos con procesadores Pentium de 100 a 200 mhz y en algunos 486.
c) EDO RAM
Extended Data Output Random Access Memory – Memoria de acceso aleatorio extendida de salida de datos.Evoluciona de la Fast Page Memory mejorando el rendimiento en un 10% aproximadamente. Con un refrescamiento de 70, 60 ó 50 nanosegundos. Se instala sobre todo en SIMMs de 72 contactos, aunque también se puede encontrar en forma de DIMMs de 168 contactos. El secreto de la memoria EDO radica en una serie de latchs que se colocan a la salida de la memoria para almacenar los datos en ellos hasta que el bus de datos queda libre y pueden trasladarse a la CPU, o sea mientras la FPM puede acceder a un único byte la EDO permite mover un bloque completo de memoria. Muy común en los Pentium, Pentium Pro, AMD K6 y los primeros Pentium II.
d) SDRAM
Synchronous Dynamic Random Access Memory – Memoria de acceso aleatoria sincronizado. Es casi un 20 % más rápida que le EDO RAM. La SDRAM entrelaza dos o más matrices de memoria interna de tal forma que mientras se está accediendo a una matriz, la siguiente se está preparando para el acceso, es capaz de sincronizar todas las señales de entrada y salida con la velocidad del reloj de sistema. Es capaz de soportar velocidades de bus de 100 mhz por lo que su refrescamiento debe ser mucho más rápido alcanzando las mismas velocidades de 10 nanosegundos. Se encuentra físicamente en módulos DIMM de 168 contactos. Este tipo de memoria es usada generalmente en los Pentium II de menos de 350 mhz y en los Celeron.
e) PC100 o SDRAM de 100 mhz
Teóricamente es un tipo de memoria SDRAM que cumple unas estrictas normas referentes a la calidad de los chips y diseño de los circuitos impresos establecidos por Intel para el correcto funcionamiento de la memoria, o sea para que realmente funcionen a esos 100 mhz. Es usada en los AMD K6-2,Pentium II a 350 mhz y micros aún más modernos.
f) BEDO RAM
Burst Extended Data Ouput Memory Random Access – Es una evolución de la EDO RAM la cual compite con la SDRAM. Lee los datos en ráfagas, lo que significa que una vez que se accede a un dato de una posición determinada de memoria se leen los tres siguientes datos en un solo ciclo de reloj por cada uno de ellos, reduciendo los tiempos de espera del procesador En la actualidad es soportada por los chipsets VIA 580VP, 590VP y 680VP. La limitación de la BEDO RAM es que no puede funcionar por encima de los 66 mhz.
Ram pseudo estatica
RAM pseudo estática (PSRAM – Pseudo Static RAM) es una DRAM con un controlador refrescador de memoria embebido.
2) Memoria ROM
Su nombre viene del inglés Read Only Memory que significa Memoria de Solo Lectura ya que la información que contiene puede ser leída pero no modificada. En ella se encuentra toda la información que el sistema necesita para poder funcionar correctamente ya que los fabricantes guardan allí las instrucciones de arranque y el funcionamiento coordinado de la computadora. no son volátiles, pero se pueden deteriorar a causa de campos magnéticos demasiados potentes.
Al encender nuestra computadora automáticamente comienza a funcionar la memoria ROM. por supuesto, aunque se apague, esta memoria no se borra.
El BIOS de una PC (Basic Input Operative System) es una memoria ROM, pero con la facultad de configurarse según las características particulares de cada máquina. esta configuración se guarda en la zona de memoria RAM que posee este BIOS y se mantiene sin borrar cuando se apaga la PC gracias a una pila que hay en la placa principal.
El término ROM se suele referir a cualquier dispositivo de sólo lectura, incluyendo PROM y EPROM.
MEMORIA PROM Y EPROM
R/W (Read/Write): Selecciona el modo de operación (lectura o escritura) sobre la memoria. habitualmente con valor bajo es activo el modo de escritura.
• OE (Output Enable). Controla el estado de alta impedancia de los terminales de salida del dispositivo.
Memorias PROM
Aunque las memorias de tipo OTP son memorias de tipo PROM, sus tiempos de acceso suelen ser bastante altos. En competencia con los tiempos de acceso de las memorias bipolares (50 nseg.), la tecnología CMOS ha desarrollado memorias con tiempos de acceso típicos de 10 nseg, a costa de reducir de forma significativa el tamaño máximo de los circuitos.
En las memorias EPROM o OTP se puede encontrar sin problemas memorias de 1 Mbyte, mientras que los valores típicos para las memorias PROM en tecnología CMOS es de hasta 128 Kbytes.
Memorias de sólo lectura MOS EPROM
Aunque pueda parecer increíble, los fabricantes de este tipo de memorias casi se han puesto de acuerdo para la denominación de las mismas. Así la referencia indica directamente su capacidad; por ejemplo el C.I. 2764 indica una memoria de 64Kbytes.
Esto siempre es de agradecer ya que no multiplica innecesariamente las referencias para dispositivos que hacen lo mismo.
EEPROM
Las PROMs borrables eléctricamente se pueden borrar y programar mediante impulsos eléctricos. Ya que se puede grabar y borrar eléctricamente, las EEPROM se pueden reprogramar sin necesidad de utilizr un aparato programador externo al circuito deonde esta trabajando la memoria. La desventaja de esta memoria frente a los otros tipos de ROM es que su densidad de información es baja.
El bus serie I12C. Este bus solo utiliza dos hlos trenzados y una masa común para la interconexión de periférico. La velocidad máxima a la que se puede transmitir con este bus de 100kHZ se puede controlar hasta 128 dispositivos.
Bibliografía
Ing. Huarache Francia Oswaldo Ali, (S.F.), Memoria RAM
Deascargado de: http://cpys.iespana.es/cpys/hardware/8.pdf
David A. Pérez A. (S.F.), Sistemas Embebidos y Sistemas Operativos Embebidos
Descargado de: www.ciens.ucv.ve/escueladecomputacion/documentos/archivo/88
Flip Flop tipo T
Flip Flop T
Villarreal felix carlos
Villarreal felix carlos
[1]Diseño digital principios y aplicaciones . Jhon F. Wakerly 1
[2] http://www.itee.uq.edu.au/
Semaforo
El primer paso para realizar el diseño consiste en asignar los estados lógicos, como se puede notar en la siguiente tabla. Esta asignación de estados se puede hacer de forma libre y no necesariamente debe corresponder a una secuencia binaria, sin embargo, en este caso por comodidad sean establecido de esta forma para implementar el circuito con base en un contador sincrónico de tres bits.
| salidas de los flip-flops | salida al semaforo | |||||
| Color | Q2 | Q1 | Q0 | V | A | R |
| 0 | 0 | 0 | 1 | 0 | 0 | |
| Verde | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | |
| Amarillo | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 1 | |
| Rojo | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 | 0 | 1 | |
| Rojo-Amarillo | 1 | 1 | 1 | 0 | 1 | 1 |
| 0 0 | 0 1 | 1 1 | 1 0 | |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 |
V=Q2'Q1'+Q2'Q0'
| 0 0 | 0 1 | 1 1 | 1 0 | |
| 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 |
A=Q1Q0
| 0 0 | 0 1 | 1 1 | 1 0 | |
| 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |
R=Q2
Con las expresiones obtenidas solo resta agregar la lógica al contador de la siguiente figura.
viernes, 17 de diciembre de 2010
Proyecto Final
Control de Motor a pasos utilizando dispositivos TTL
Proyecto Final
Integrantes:
Salmón Angel Adrian Gerardo
Villarreal Félix Carlos
López López Víctor Raúl
Sainz Ortega Eduardo
Introducción:
Para la realización de esta práctica se necesitaron los conocimientos previos de la materia de Digitales 1, puesto que se maneja el control de un motor a pasos por medio de diseño digital por medio de la familia de C.I. TTL.
Se utilizó la reducción de términos por medio del método de mapas de karnaugh, haciendo anteriormente una tabla de entrada de datos en la cual se plasma el comportamiento que se espera en la polarización de las terminales de un motor a pasos, esto, en forma general por medio de un pulso controlado con el software LabView, un contador (74LS193), una combinación de compuertas lógicas TTL y una etapa de potencia para poder activar las bobinas del motor a pasos con una corriente adecuada que no dañe al sistema digital.
Objetivos:
Ø Diseñar un circuito digital con características específicas para controlar un motor a pasos de paso completo y dirección seleccionada.
Ø Acoplar un sistema digital con un motor a pasos por medio de una etapa de potencia.
Objetivo general es diseñar un circuito capaz de controlar un motor en dirección, velocidad y secuencia.
1.1. Motor Paso a Paso.
Los motores paso a paso son ideales para la construcción de mecanismos en donde se requieren movimientos muy precisos. En la Fig. 1 se puede observar un motor a pasos físicamente.
La característica principal de estos motores es el hecho de poder moverlos un paso a la vez por cada pulso que se le aplique. Este paso puede variar desde 90° hasta pequeños movimientos de tan solo 1.8°, es decir, que se necesitarán 4 pasos en el primer caso (90°) y 200 para el segundo caso (1.8°), para completar un giro completo de 360°.
Estos motores poseen la habilidad de poder quedar enclavados en una posición o bien totalmente libres. Si una o más de sus bobinas está energizada, el motor estará enclavado en la posición correspondiente y por el contrario quedará completamente libre si no circula corriente por ninguna de sus bobinas.
Secuencias para manejar motores paso a paso Unipolares
Todas las secuencias comienzan por el paso 1 una vez alcanzado el paso final (4 u 8). Para revertir el sentido de giro, simplemente se deben ejecutar las secuencias en modo inverso
En esta secuencia se activa solo una bobina a la vez, esto es paso completo. En algunos motores esto brinda un funcionamiento más suave. La contrapartida es que al estar solo una bobina activada, el torque de paso y retención es menor.
Desarrollo del proyecto
Se realizo el diseño lógico e implementación en conjunto con la etapa de potencia para controlar las posibles secuencias de un motor a pasos.
Materiales
a) Motor a pasos (1)
b) C.I. TTL para la implementación del diseño lógico. (7)
c) Diodos Led’s. (4)
d) Resistores / variables
e) Alambre calibre 22. (3 m)
f) Interruptor 2 polos. (2)
Equipo
a) Protoboard
b) Pinzas
c) Fuente de poder de 5 V.
d) Multimetro
e) LabView
Procedimiento y Metodología Experimental
Paso 1) Pulsador
Se comenzó por sacar un pulso de oscilación constante mediante el puerto paralelo, mediante el cual se controlaba la velocidad del giro del motor.
Figura 2. Control por medio de LabView
Paso 2) Control de ascendencia y descendencia del conteo
Para el control del sentido del conteo se utilizan las terminales (4 y 5) del circuito integrado que funcionan de la siguiente manera, cuando una de ellas tiene en su entrada el pulso la otra tiene que estar a positivo para que solo se active el conteo en un solo sentido.
Para poder hacer este circuito solo se utilizo un interruptor para poder controlar el sentido de la dirección del motor, para esto se realizo el siguiente circuito de la Fig.3.
Fig 3. Circuito controlador del sentido.
Para ver cómo funciona el circuito de la Fig.7 Solo se analiza en los dos estados en positivo y tierra, cuando el interruptor se encuentra a tierra en la entrada ascendente se invierte el cero por un uno y multiplicada por el pulso seguirá obteniéndose pulsos a la salida, mientras que cuando entra la señal de cero a la salida descendente cualquier entrada multiplicada por cero da como resultado cero e invertida da uno eso hace que en la salida desencante se tenga un uno y en la salida ascendente el pulso eso significa cuenta hacia arriba.
Para el caso cuando se tiene el interruptor en positivo sucede exactamente lo mismo solo que ahora la salida ascendente tendrá salida siempre en positivo que desactiva el conteo ascendente mientras que la salida descendente tendrá un pulso activando el conteo descendente.
Paso 3) Contador Hexadecimal (74LS193)
Se empleo el contador síncrono Hexadecimal de cuatro Bits, el hecho de utilizar este integrad es que facilita al momento de elegir el sentido del conteo por su configuración de conexión Fig. , donde solo se utilizo el conteo hacia arriba, abajo y sus cuatro salidas QA, QB, QC y QD y se elaboro la tabla de verdad con las 16 combinaciones.
Figura 4. C.I. 74LS193
Paso 4) diseño del circuito para los movimientos del motor a pasos.
El siguiente paso fue investigar el funcionamiento del motor a pasos, de esta investigación se obtuvieron las siguientes tablas secuenciales que muestran a la salida las cuatro bobinas del motor, las cuales al tener un 1 representan la activación de una bobina en el motor, lo cual al hacerlo secuencialmente define un comportamiento en el motor. Estas tablas se obtuvieron de la referencia [2].
Para reducir estas expresiones se utilizo el método de mapas de karnaugh, en el cual se realizo un mapa por cada bobina activada.
Etapa de potencia
Para la etapa de potencia se utilizo el circuito ya establecido en el manual de prácticas de instrumentación (Fig.11), el hecho de utilizar una etapa de potencia es para no dañar la salida de los circuitos TTL, como el motor demanda una corriente mínima de 200mA y salida de los integrados solo alcanza los 16mA se agrega la etapa de potencia.
Donde A, B, C y D son las salidas de los integrados conforme a la tabla de verdad que se implemento, se utiliza un opto acoplador donde su salida de corriente es de 200mA, acoplada a un transistor que hace que se eleve la corriente a 600mA aproximadamente para hacer que el motor actué.
Fig. 5 Etapa de potencia
Resultados Experimentales.
Conclusiones
Para concluir se obtuvo que es importante el uso de las tecnologías digitales en un proceso de control; Se logro poder controlar un motor en sentido posición-velocidad. La elección de haber utilizado compuertas simples en vez de flip-flop u otro tipo de circuitos integrados fue que el análisis es más sencillo pero si un poco más extenso para la elaboración física y otro requerimiento es que uno mismo diseñara su decodificador. Se comprendió principalmente el control digital por medio de un software, en este caso, LabView.
Referencias
[2] http://www.todorobot.com.ar/informacion/tutorial%20stepper/stepper-tutorial.htm
Suscribirse a:
Entradas (Atom)